网站建设摊销年限最新规定中国建设银行个人卡信息网站

网站建设摊销年限最新规定,中国建设银行个人卡信息网站,家装设计师培训要多久,具有设计感的网站基于AD9361的BPSK调制解调器、位同步、误码率测试demo。 零中频架构#xff0c;适用于AD9361等软件无线电平台#xff0c;带AD9361纯逻辑FPGA驱动#xff0c;verilog代码#xff0c;Vivado 2019.1工程。 本产品为代码最近在捣鼓软件无线电相关的项目#xff0c;基于AD9361…基于AD9361的BPSK调制解调器、位同步、误码率测试demo。 零中频架构适用于AD9361等软件无线电平台带AD9361纯逻辑FPGA驱动verilog代码Vivado 2019.1工程。 本产品为代码最近在捣鼓软件无线电相关的项目基于AD9361开发了一个超有意思的BPSK调制解调器还实现了位同步以及误码率测试的demo今天就来和大家分享分享。零中频架构与AD9361平台这次选用的零中频架构特别适合像AD9361这样的软件无线电平台。零中频架构简单来说就是把射频信号直接下变频到基带这样能减少很多复杂的变频级降低成本和复杂度对于我们搞开发来说简直不要太友好。AD9361更是软件无线电领域的明星芯片它集成了很多功能为我们开发调制解调器提供了强大的硬件支持。AD9361纯逻辑FPGA驱动Verilog代码下面就来看看AD9361的FPGA驱动Verilog代码片段这里只展示关键部分module ad9361_driver ( input wire clk, input wire rst, // 其他控制信号输入 output reg [15:0] ad9361_data_out, // 其他输出信号 ); always (posedge clk or posedge rst) begin if (rst) begin ad9361_data_out 16b0; // 初始化其他信号 end else begin // 根据具体逻辑处理数据 ad9361_data_out some_processed_data; end end // 其他功能模块逻辑 endmodule这段代码定义了一个ad9361driver模块它的输入信号包括时钟clk和复位信号rst。在复位信号有效的时候会对输出数据ad9361dataout进行清零操作同时也会初始化其他一些信号。而在正常时钟驱动下会按照特定的逻辑处理数据并将处理后的数据赋给ad9361data_out。当然实际代码里还有很多其他功能模块逻辑这里省略了不过核心就是围绕对AD9361的控制和数据交互。BPSK调制解调器实现BPSK调制解调器可是这个项目的核心部分。BPSK也就是二进制相移键控它通过改变载波的相位来传输二进制数据0对应一种相位1对应另一种相位。在FPGA里实现BPSK调制的代码逻辑大概是这样简化示意module bpsk_modulator ( input wire clk, input wire [7:0] data_in, output reg [15:0] modulated_signal ); always (posedge clk) begin for (int i 0; i 8; i i 1) begin if (data_in[i]) begin // 1对应一种相位这里假设相位为180度 modulated_signal {16{1b1}}; end else { // 0对应另一种相位假设相位为0度 modulated_signal {16{1b0}}; } end end endmodule这段代码的bpskmodulator模块接收8位的输入数据datain在时钟上升沿对每一位数据进行处理。如果数据位是1就设置调制信号modulated_signal为对应180度相位的数字表示如果是0就设置为0度相位的数字表示。实际实现中还会涉及到更多细节比如载波频率的设置、信号幅度调整等等但基本思路就是这样。位同步实现位同步是确保接收端能够准确识别每一位数据的关键。实现位同步的方法有很多这里采用了一种简单的基于时钟同步的方法。代码实现如下module bit_sync ( input wire clk, input wire rx_signal, output reg synced_signal ); reg [3:0] counter; always (posedge clk or negedge rx_signal) begin if (!rx_signal) begin counter 4b0; end else begin if (counter 4d15) begin synced_signal rx_signal; counter 4b0; end else begin counter counter 1; end end end endmodule在这个bitsync模块里使用了一个4位的计数器counter。当接收到的信号rxsignal下降沿到来时计数器清零。在时钟上升沿计数器开始递增当计数器达到15时就认为当前接收到的rxsignal是经过同步的信号赋给syncedsignal同时计数器再次清零准备下一次同步。误码率测试误码率测试能让我们知道这个调制解调器在不同环境下的性能表现。基本思路就是在发送端发送已知的数据在接收端对比接收到的数据和原始数据统计错误的位数进而计算误码率。module ber_test ( input wire clk, input wire [7:0] tx_data, input wire [7:0] rx_data, output reg [31:0] error_count, output reg [31:0] total_count ); always (posedge clk) begin total_count total_count 1; for (int i 0; i 8; i i 1) begin if (tx_data[i]! rx_data[i]) begin error_count error_count 1; end end end endmodule在bertest模块中每次时钟上升沿totalcount就增加1表示又处理了一组数据。然后对比发送数据txdata和接收数据rxdata的每一位如果发现不同error_count就加1。通过这两个计数器就能很方便地计算出误码率了。这个基于AD9361的BPSK调制解调器项目涵盖了从硬件驱动到核心调制解调算法再到位同步和误码率测试的完整流程对于深入理解软件无线电和数字通信非常有帮助。希望这篇分享能给同样在这个领域探索的朋友们一些启发。